苹果|PCB设计中的checklist~( 二 )


  • 信号线以不同电平的平面作为参考平面 , 当跨越平面分割区域时 , 参考平面间的连接电容是否靠近信号的走线区域 。
  • 保护电路的布局是否合理 , 是否利于分割 。 单板电源的保险丝是否放置在连接器附近 , 且前面没有任何电路元件 。
  • 确认强信号与弱信号(功率相差30dB)电路分开布设 。
  • IC器件的去耦电容数量及位置是否合理 。
  • 是否按照设计指南或参考成功经验放置可能影响EMC实验的器件 。 如:面板的复位电路要稍靠近复位按钮 。
  • 3、发热
    • 对热敏感的元件(含液态介质电容、晶振)尽量远离大功率的元器件、散热器等热源 。
    • 布局是否满足热设计要求 , 散热通道(根据工艺设计文件来执行) 。
    4、电源
    • 是否IC电源距离IC过远 。
    • LDO及周围电路布局是否合理 。
    • 模块电源等周围电路布局是否合理 。
    • 电源的整体布局是否合理 。
    5、规则设置
    • 是否所有仿真约束都已经正确加到Constraint Manager中 。
    • 是否正确设置物理和电气规则(注意电源网络和地网络的约束设置) 。
    • Test Via、Test Pin的间距设置是否足够 。
    • 叠层的厚度和方案是否满足设计和加工要求 。
    • 所有有特性阻抗要求的差分线阻抗是否已经经过计算 , 并用规则控制 。
    No.3 布线后检查阶段
    1、数模
    • 数字电路和模拟电路的走线是否已分开 , 信号流是否合理 。
    • A/D、D/A以及类似的电路如果分割了地 , 那么电路之间的信号线是否从两地之间的桥接点上走(差分线例外) 。
    • 必须跨越分割电源之间间隙的信号线应参考完整的地平面 。
    • 如果采用地层设计分区不分割方式 , 要确保数字信号和模拟信号分区布线 。
    2、时钟和高速部分
    • 高速信号线的阻抗各层是否保持一致 。
    • 高速差分信号线和类似信号线 , 是否等长、对称、就近平行地走线 。
    • 确认时钟线尽量走在内层 。
    • 确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线 。
    • 时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点 。
    • LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H(H为信号线距参考平面的高度) 。
    • 时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线 。
    • 时钟线是否已满足(SI约束)要求(时钟信号走线是否做到少打过孔、走线短、参考平面连续 , 主要参考平面尽量是GND;若换层时变换了GND主参考平面层 , 在离过孔200mil范围之内是GND过孔;若换层时变换不同电平的主参考平面 , 在离过孔200mil范围之内是否有去耦电容) 。
    • 差分对、高速信号线、各类BUS是否已满足(SI约束)要求 。
    3、EMC与可靠性