粘合万种芯片的「万能胶」，是摩尔定律的续命丹吗？作者|吴优编辑|包永刚“拼接”

作者|吴优
编辑|包永刚

文章图片
“拼接”芯片似乎已经成了芯片圈的新“时尚” 。
苹果3月的春季新品发布会发布了将两块M1Max芯片“黏合”而成的M1Ultra ，号称性能超越英特尔顶级CPUi912900K和GPU性能天花板英伟达RTX3090 。英伟达也在3月的GTC上公布用两块CPU"黏合”而成的GraceCPU超级芯片，预计性能是尚未发布的第5代顶级CPU的2到3倍。
更早之前， AMD在其EYPC系列CPU中，也用到了"黏合"这一步骤，让芯片设计成本减少一半。
自家芯片的“黏合”似乎已经不成问题，那么能否从全球市场上挑选出性能最优的芯片黏合在一起，创造出更强大的芯片？
几周前，能够实现芯片互连的"万能胶"出现了，英特尔、AMD、台积电等芯片公司联合成立小芯片互连产业联盟，定制UCIe1.0（UniversalChipletInterconnectExpress）标准。

文章图片
如果将同一家芯片公司的互连方式（例如英伟达的NVlink）视为只能黏合一种材质且功能单一的胶水，那么UCIe标准的提出则意味着能够实现各种芯片互连的芯片万能胶的雏形初现。
芯片万能胶，是否已经有足够的能力替代不断微缩的晶体管，成为摩尔定律的"续命丹"？
「胶水」芯片时代的真起点
"胶水"芯片发展已经有一段时间了，但业内一直各自为政，由于没有统一的接口标准， "胶水"芯片生态难建，大公司止步不前，小公司也不敢迈出第一步。
长期以来，摩尔定律的持续演进被视为芯片性能提升的主要途径。
经历四十多年的发展，构成芯片的晶体管几乎要缩小到原子级别，不仅面临难以突破的物理极限问题，制程升级的投入产出比也大幅下降，业界开始寻找新的办法提升产品性能，例如，通过改变封装的方式提升晶体管密度。
提出摩尔定律的戈登本人也意识到了封装的重要性，他在论文中写道："事实证明用较小的功能模块构建大型系统可能会更经济，这些功能模块将分别进行封装和互连。 "
简单来讲，也就是将原先生产好的芯片集成到一个封装中，达到减少产品开发时间和成本的目的，这些芯片模块可以是不同工艺节点，最终通过裸片对裸片的方式连接在一起，这一类似于用胶水将芯片连接起来而形成的模型，在业内被称Chiplet（可译为芯粒、小芯片）模型。

文章图片
多年以来， AMD、英特尔、台积电、Marvell等芯片公司已经推出了一些类似于小芯片的设计，例如，英特尔采用了称之为Foveros的小芯片方法，推出了3D封装的CPU平台，该封装方式将1个10nm的处理器内核和4个22nm的处理器内核封装集成在一起；台积电也正在开发一种被称为集成芯片系统（SoIC）的技术。
在这些技术中，裸片对裸片的互连至关重要，即需要将一个裸片与另一个裸片"黏合"在一起，每个裸片都包含一个带有物理接口的IP模块，公共接口能够让两个裸片形成互连。
在Chiplet初期的探索中，许多公司开发了具有专有接口的互连，实现自家芯片模型间的互连。
由于Chiplet的最终目标是在内部或多个芯片供应商中获得优质且可互操作的芯片模块，因此Chiplet能否进一步往前发展，取决于业内能否出现一种能将不同芯片模型连接起来的标准接口，也就是能够将各种芯片模块黏合起来的芯片"万能胶" 。
今年3月初，万能胶UCIe终于出现，芯片的胶水时代迎来新起点。