浅析时钟缓冲器的选型:你真的选对buffer了吗?
时钟缓冲器就是常说的ClockBuffer , 主要分为扇出缓冲器和零延迟缓冲器 。 时钟缓冲器(Buffer)本身是无法产生频率源的 , 它的主要作用是将晶体或晶振产生的时钟信号进行复制、格式转换及电平转换 。 选对合适的时钟Buffer , 可以起到平替晶体或晶振 , 降低系统成本的作用 。
扇出型缓冲器 , 究竟应该怎么选?
基于非PLL的扇出型缓冲器是一种将一路时钟源信号通过频率复制生成多路时钟信号的器件 , 通常时钟缓冲器还兼具有时钟分配 , 格式转换和电平转换的功能 。
文章图片
对于一个大型电子系统来说 , 需要很多不同频点和同频点的时钟来保障系统的精准运行 。 但是 , 如果每个节点都选用晶振或晶体 , 则会增加PCB板子尺寸和BOM成本 。 而选择集成度更高的时钟芯片和时钟缓冲器则可以有效降低系统成本 , 简化电路设计 , 同时也能为系统多个组件提供多路参考时钟 。
文章图片
那么 , 时钟缓冲器究竟应该怎么选 , 才能更适合自己的使用场景呢?可以从下面这几个关键指标来做选择 。
1.附加(额外)相位抖动
时钟源经过缓冲器后 , 缓冲器本身的抖动会增加到时钟的内在抖动上 , 从而恶化整个系统时钟的相位噪声 , 这个参数定义为缓冲器的额外抖动或者在指定频带范围内的额外相位抖动 。
时钟缓冲器本身不产生时钟信号 , 除非有输入信号 , 否则不能测量相位抖动 。 为了定性分析缓冲器对于相位抖动的影响 , 必须首先测量时钟源的相位抖动 , 然后是时钟源和缓冲器一起工作时的相位抖动 , 缓冲器的相位抖动可以通过公式计算出来 。
文章图片
在计算相位抖动时通常做的假设是时钟源和缓冲器噪声不相关 , 而且由纯粹的随机抖动组成 。
当然 , 附加相位抖动还依赖于输入时钟信号的信号转换率(slewrate) 。 较低的slewrate通常导致较高的附件抖动 。 这也是设计人员需要考虑的 。
2.输入时钟参数
不同的电子系统的时钟源是不一样的 , 有晶体、振荡器或者外部时钟 , 格式也不一样 , 有单端和差分 。
赛思的时钟缓冲器可以支持3种不同的输入方式 , 涵盖了目前市场上普遍的输入方式 , 可以满足客户日常使用 。
文章图片
3.输出时钟参数(包括输出路数、输出电压、输出格式等)
【浅析时钟缓冲器的选型:你真的选对buffer了吗?】随着电子产品的功能的增加 , 对芯片功能和产品功耗的要求也越来越高 , 针对时钟buffer输出电压的要求也越来越多 。
赛思的时钟buffer可以支持多种电压输出 , 单端输出电压1.5v/1.8v/2.5v/3.3v;差分输出电压2.5v/3.3v 。 最多可以满足10路输出 , 能够适配于不同的客户需求 。
文章图片
当然 , 时钟缓冲器的参数还有:输出之间的指定偏斜;电源噪声抑制比(PSRR)等 。
要想选到更好的时钟buffer , 可以从使用场景的数据指标要求入手 , 选择适配这些指标的时钟Buffer即可 。
赛思时钟Buffer , 可以满足多场景应用 。
赛思针对时钟缓冲器的不同数据指标需求 , 推出了1:10单端时钟缓冲器AC2101和1:10差分时钟缓冲器AC2301 。 对标市场主流应用型号 , 为无线基站BBU&RRU、有线通信、数据存储、服务器和高速以太网等众多应用场景提供更多选择 。
- 半导体|时光机——前苏联火箭“联盟号”的时钟芯片设计
- 主板|板厂相继推出带外置时钟发生器的B660主板,低成本实现非K超频成为可能
- 编程|不会编程也能亲手编写一个桌面数字小时钟程序,仅需3步教你轻松实现,人人都可学
- 3D打印|芯片设计浅析(前端流程部分-下)
- 电子商务|互联网消费观念的改变为液压缓冲器带来的机遇
- 芯片设计|芯片设计浅析(前端流程部分-上)
- 可遥控有时钟显示LED小夜灯59元
- 软件|一个windows上的时钟软件居然有200多M的大小,不怕同行笑掉大牙吗?
- 隔离|浅析微服务全链路灰度解决方案
- 电子商务|浅析“一带一路”经济区跨境电商发展模式