ASML 分享 High-NA EUV 光刻机最新进展：目标 2024-2025 年进厂 IT之家5月29日消息

IT之家5月29日消息，半导体行业花了十多年的时间来准备极紫外线(EUV)光刻技术，而新的高数值孔径EUV光刻（High-NAEUV）技术将会比这更快。

文章图片
目前，最先进的芯片是4/5纳米级工艺，下半年三星和台积电还能量产3nm技术，而对于使用ASMLEUV光刻技术的TwinscanNXE:3400C及类似系统来说，它们大都具有0.33NA（数值孔径）的光学器件，可提供13nm分辨率。
目前来看，这种分辨率尺寸对于7nm/6nm节点(36nm~38nm)和5nm(30nm~32nm)的单模已经足够用了，但随着间距低于30nm（超过5nm级的节点）到来， 13nm分辨率可能需要双重曝光技术，这是未来几年内的主流方法。
对于后3nm时代， ASML及其合作伙伴正在开发一种全新的EUV光刻机——TwinscanEXE:5000系列，该系列机器将具有0.55NA（高NA）的透镜，分辨率达8nm ，从而在3nm及以上节点中尽可能的避免双重或是多重曝光。
IT之家了解到，目前三星和台积电的技术均可采用单次曝光的EUV技术（NXE3400C），但是当节点工艺推进到5nm处时，则需要引入双重曝光技术。对于各大晶圆代工厂来说，其主要的目标就是尽可能的避免双重或是多重曝光。
当然，我们现阶段193nm浸入式的DUV通过多重曝光也能够实现7nm工艺，这同样也是台积电早期7nm所用的技术，但是这种技术更显复杂，对良率、设备、成本等都提出了很大的挑战，这同样也是现行的EUV技术对比DUV的最大优点。
自2011年开始，在芯片的制备中开始采用22nm和16nm/14nm的FinFET晶体管结构。该结构有点是速度快，能耗低。但是缺点也很明显，制造困难成本过高。也正是因为此，对节点工艺的提升从以前的18个月延长到了2.5年或更长的时间。对于更微小的晶体管结构，光刻中光罩（掩膜）上的纳米线程结构也变得密集化，这逐渐超越了同等光源条件下的分辨率，从而导致晶圆上光刻得到的结构模糊。因此，芯片制造商开始转向多重曝光技术，将原始的掩膜上的微结构间距放宽，采用两个或多个掩膜分布进行曝光，最终将整套晶体管刻蚀到晶圆上。
虽然ASML计划在明年制造出下一代High-NA光刻机的原型机，但这毕竟是集全球尖端产业之大成的产物，它们非常复杂、非常庞大且昂贵——每台的成本将超过4亿美元，光运送就需要三架波音747来装载。
此外， High-NA不仅需要新的光学器件，还需要新的光源材料，例如德国蔡司(CarlZeiss)在真空中制造的一个由抛光、超光滑曲面镜组成的光学系统，甚至还需要新的更大的厂房来容纳这种机器，这都将需要大量投资。

文章图片
但为了保持半导体的性能、功率、面积和成本（PPAc）等方面的优势，已经领先的制造商们依然愿意掏钱去用新技术，而这种技术对于后3nm等至关节点具有重要意义。因此，无论是已经下定的英特尔，还是三星、台积电，对它的需求都是非常之高。
几周前， ASML披露其在2022年第一季度的财报，称其已经收到了多个客户的High-NATwinscanEXE:5200系统(EUV0.55NA)订单。
据路透社报道， ASML上周澄清说，他们已经获得了5个High-NA产品的试点订单，预计将于2024年交付，并有着“超过5个”订单需要从2025年开始交付的具有“更高生产率”的后续型号。
有趣的是，早在2020~2021年， ASML就表示已经收到了三家客户的High-NA意向订单，共提供多达12套系统。目前可以肯定的是，英特尔、三星和台积电必然会拿下2020~2021年预生产的High-NA机器。