光刻机|Intel欲首发!新一代EUV光刻机空前先进:成本超3亿美金( 二 )


2018 年 , 三星和台积电引入了 ASML 的 0.33 NA EUV 扫描仪 , 用于制造 7nm 芯片 , 最近是 5nm 。ASML 的 EUV 扫描仪支持 13 纳米分辨率 , 吞吐量为每小时 135 至 145 个晶圆 (wph) 。
但 EUV 并不完美 。该过程有时会导致不必要的变化和缺陷 。系统正常运行时间也是一个问题 。
尽管如此 , 在 7 纳米 , 芯片制造商正在使用 EUV 来图案化芯片特征 , 间距从 40 纳米开始 。供应商正在使用基于 EUV 的单一图案化方法 。这个想法是将芯片特征放在一个掩模上 , 然后使用单次光刻曝光将它们打印在晶圆上 。
芯片制造商希望尽可能扩展 EUV 单一图案 。EUV 单次构图在 32nm 到 30nm 间距达到极限 , 代表 5nm 节点左右 。
在这些间距及以上 , 大致在 3nm 节点 , 芯片制造商需要寻找新的选择 , 即 EUV 双图案 。在双重图案化中 , 您将芯片特征分割在两个掩模上并将它们打印在晶圆上 。这既复杂又昂贵 , 但这也是晶圆厂通过 193nm 光刻技术掌握的东西 。
有些人可能希望完全避免 EUV 双重图案 。“现在我们正在接近 0.33 NA EUV 单次曝光的极限 , 为此我们正在考虑High NA EUV , ”来自TEL的工艺工程师 Arnaud Dauendorffer在最近的 SPIE 光掩模技术 + EUV 会议上的演讲中说 。
为了避免 EUV 双重图案化 , 芯片制造商正在推动 3nm 及以上的高数值孔径 EUV 。High-NA EUV 有望实现更简单的单图案方法 。
“该工具提供了更高的分辨率 。这意味着您可以使用它打印更多功能 。航拍图像对比度可实现更好的局部 CD 均匀性 , ”ASML 系统工程总监 Jan van Schoot 在会议上的演讲中说 。
ASML 的第一个高数值孔径 EUV 系统 EXE:5000 , 具有 8nm 分辨率和 150 wph 的吞吐量 。客户出货时间定于 2023 年 。然后 , 在 2024 年底 , ASML 将出货新版本 EXE:5200 , 其吞吐量为 220 wph 。
High-NA EUV 的工作原理类似于当今的 EUV 光刻 , 但存在一些关键差异 。与传统镜头不同 , 高数值孔径工具包含一个变形镜头 , 支持一个方向放大 8 倍 , 另一个方向放大 4 倍 。所以字段大小减少了一半 。在某些情况下 , 芯片制造商会在两个掩模上加工一个芯片 。然后将掩模缝合在一起并印刷在晶圆上 , 这是一个复杂的过程 。
新掩模
High-NA EUV 还需要新的光掩模类型 。EUV 和传统的光学掩模是不同的 。光学掩模由玻璃基板上的不透明铬层组成 , 这使得它们可以透光 。
有多种类型的光学掩模 , 例如二元掩模和相移掩模 (PSM) 。
在二元掩模中 , 铬在选定的位置被蚀刻 , 从而暴露出玻璃基板 。铬材料在其他地方没有蚀刻 。在操作中 , 光线照射到掩模上并穿过带有玻璃的区域 , 从而暴露出硅片 。光不会穿过镀铬区域 。
今天也使用 PSM 。“PSM 有很多种 , 但它们的工作原理是使用相位来抵消不需要的光 , 从而产生对比度更高的图像 , ”Fractilia 的 CTO Chris Mack 说 。
今天的 EUV 掩模是二元和反射的 。EUV 掩模和/或坯料由 40 到 50 层硅和钼交替薄层组成 , 位于基板上 。这带来了 250 纳米到 350 纳米厚的多层堆叠 。在堆栈上 , 有一个基于钌的覆盖层 , 然后是一个基于钽材料的吸收器 。
在掩模生产中 , 第一步是创建基板或掩模坯 。由掩模坯料供应商制造 , 坯料用作掩模的基本结构 。