下一代EUV光刻机面世背后( 四 ) 来源：内容由半导体行业观察

最初，应用源照明（sourceillumination）和掩模设计方面的创新来补偿掩模3D效果。近年来，注意力转向改进掩膜材料作为控制晶圆上掩膜3D效应的参数，从而有助于增加高NADOF 。
这促使imec研究探索新的吸收材料，这些材料具有不同的EUV折射率（低n材料，例如RuTa或PtMo ，允许衰减相移）或高EUV消光系数（高k材料，例如PtTe或Ni具有高吸收能力）。对于每种材料类型，都需要优化厚度以提供最佳成像权衡。 Imec正在对材料进行向下选择，以寻找这些材料中最有前途的。基于这些材料的新掩模架构预计将在今年年底之前在imec的当前EUV扫描仪上进行测试。

文章图片
图6：EUV掩模吸收材料空间与参考TaBN 。
高数值孔径EUV光刻伴随着扫描仪内光学器件的重大重新设计，允许具有更大入射角的光照射到晶圆上，从而使系统具有更高的分辨率。在相同的扫描仪放大倍数下，这会带来一个缺点。具有较高入射角的光也会击中掩膜，如果不采取任何行动，这将大大恶化3D掩膜效果。
克服这些额外阴影效应的一种方法是将掩模放大率从其历史的4倍增加到8倍，并结合使用更大的maskblanks 。但放弃原有的6英寸×6英寸掩膜尺寸，同时保持较高的掩膜质量，将对掩膜行业产生巨大影响。
为了尽量减少这种影响， ASML和蔡司推出了变形镜头，一种在x和y方向（分别为4x和8y（y是扫描方向））具有不同放大倍数的镜头。 6英寸掩膜保留，但其设计向一个方向拉伸。增加的放大倍数（在一个方向上）将像场尺寸（即在一个步骤中曝光的硅片部分）减少到一半，因此扫描仪可能最终仅在器件的一部分上打印特征。对于具有较大裸片尺寸的芯片来说尤其如此，这就限制了如何设计这些芯片。
对于这些芯片，芯片制造商必须采用一种称为拼接的技术。图案的一部分用一个掩模曝光，下一部分用第二个掩模曝光，然后将两个掩模缝合在一起。
Imec研究了改进拼接的方法，例如通过减少两个掩模之间固有存在的所谓过渡区。在硬件方面， ASML致力于加速掩模和晶圆阶段，以弥补半场成像造成的生产力损失。并且将两个掩膜缝合在一起。

文章图片
图7：掩模示意图，以及在0.55NA扫描仪上打印过程中掩模和硅片的主要方向（由ASML提供）。
在光刻中，光掩模通常与防护膜（pellicle：在大批量半导体制造过程中用于保护掩模免受污染的膜）同时提及。它安装在光掩模表面上方几毫米处，这样如果颗粒落在薄膜上，它们就会离焦太远而无法打印。然而，开发EUV防护膜并非易事。所有EUV扫描仪普遍面临的一个主要挑战是使薄膜吸收尽可能少，以保持EUV光刻的吞吐量和经济性。
此外，防护膜必须能够承受未来光刻工具（包括高数值孔径EUV光刻工具）不断增加的EUV功率的影响——8倍放大率带来了防护膜和掩模级功率密度降低的好处。 Imec与其合作伙伴合作，开发了一种创新的基于CNT的薄膜解决方案，该解决方案有可能在超过600瓦的扫描仪功率下幸存下来。通过在imec的EUVNXE:3300扫描仪上使用， CNT防护膜的可行性已经得到成功证明。该团队现在正在努力延长使用寿命，以实现适用于下一代EUV光刻工具的高生产率薄膜解决方案，包括高NA ，其reticle加速度大大增加。

文章图片
图8：与imecNXE:3300B中暴露的薄膜类似的全尺寸CNT薄膜