下一代EUV光刻机面世背后来源：内容由半导体行业观察

来源：内容由半导体行业观察（ID：icbank）编译自「IMEC」，谢谢。
2019年是极紫外(EUV)光刻技术的重要里程碑。同年， EUV构图技术首次应用于7nm技术代逻辑芯片的量产。插入以对芯片后端(BEOL)的最关键层进行图案化，它能够打印间距高达36-40纳米的金属线。
凭借13.5纳米的极短波长， EUV光刻已被引入以接替193纳米（浸没式）光刻——这是由瑞利方程决定的分辨率转变。根据这个等式，在晶圆曝光期间使用波长较小的光可以提高光刻工具的分辨率，从而提高其打印具有特定半间距（halfpitch）或临界尺寸(criticaldimension：CD)特征的能力。此外， 193nm复杂且昂贵的多重图案化要求——包括将芯片图案分成两个或更多个更简单的掩模——可以再次移回单一图案化EUV 。
在开发方面，研究人员一直在不断努力推动当今最先进的EUV全场扫描仪（即ASMLNXE:3400B）的单次打印能力。例如，今年早些时候， imec和ASML能够为lines/spaces展示28纳米间距单次曝光图形，对应于5纳米逻辑技术节点的关键BEOL金属层。这使当前的扫描仪接近其大批量制造的分辨率极限，约为13纳米（26纳米间距）。随着逻辑工艺的发展，存储器制造商越来越多地考虑使用EUV光刻来满足未来存储器的高密度要求——例如用于对关键DRAM结构进行图案化。
与此同时，正在探索多图案EUV光刻选项，以将EUV推进到下一个节点。虽然这些“技巧”提供了更轻松的间距，但它们也有一个缺点：处理步骤数量增加，增加了图案化步骤的成本、复杂性和处理时间。
2023年将标志着EUV光刻技术发展的有一个新的里程碑。届时，第一代新一代EUV光刻工具有望进入现场：高数值孔径（high-NA）EUV光刻扫描仪——新设备预计可在较少的图案化步骤中打印2纳米（及以上）逻辑芯片的最关键特征。瑞利方程再次证明了向高NA光刻的过渡是合理的，它提供了用于提高分辨率的第二个“旋钮”——增加投影镜头的数值孔径(NA) 。 NA控制用于形成图像的光量（更准确地说，衍射级数），从而控制图像的质量。
过渡到更高NA的成像设备之前已经应用过，记住从193nm干法到193nm浸没式光刻的转变。当时，用水代替透镜和晶片之间的空气的光学技巧使NA增加了45% 。在EUV的情况下， ASML将通过重新设计光刻系统内的光学器件，从目前的0.33NA变为0.55NA（即NA增加67%）。 0.55NAEUV光刻有望最终实现8nm分辨率，对应于一次曝光中16nm间距的印刷线/间距。
一个雄心勃勃的时间表.
0.55NAEUV光刻将把图案化推向比当前0.33NAEUV光刻系统更小的特征。但前进的道路是雄心勃勃的。
EUV光刻系统的发展可以追溯到2000年代，从安装第一台预生产的EUV扫描仪到最近在大批量制造中引入EUV光刻之间有十年的时间跨度。对于高NA ，目标是将时间框架压缩到仅3年，并预计在2023年推出第一个原型（EXE：5000）。

文章图片
图1：ASML的EXE:5000高数值孔径EUV光刻扫描仪的渲染（由ASML提供）。
在第一个highNA工具可用之前，专用实验室设备和当前一代EUV光刻工具和材料被推到了极限，以尽可能地准备新的HighNAEUV光刻技术并降低其风险。
与此同时， imec正与ASML合作开设一个联合highNA实验室，在那里将建造highNA系统，与涂层和开发轨道相连，并配备计量设备。他们将共同为行业创建生态系统，以满足工艺要求，并建立伴随高数值孔径工具开发的基础设施——包括变形成像（anamorphicimaging）、新掩模技术、计量学、光刻胶筛选（resistscreening）和薄膜图案化材料开发等.