芯片设计|国产EDA现状与困境：40%环节仍是空白！如何突破？( 二 ) 半导体|软件|算法

而国内最大的EDA厂商华大九天，虽然已在模拟电路设计和平板显示电路设计方面基本实现了全流程工具覆盖。但是，在数字电路设计方面仍未形成全流程工具覆盖。有行业专家认为，目前国内数字电路全流程方面，可能仍有30%的空白。
数字EDA领域专业人士指出， “RTL（register transfer level）逻辑仿真，是EDA工具中是用量最大的一块，国内这类产品也很少；逻辑综合方面也比较薄弱，国内的EDA厂商逻辑综合工具现在做FPGA是可以的，因为FPGA是相对比较固定的，但做ASIC则不然” 。
对此，在RTL逻辑仿真工具上已有突破的芯启源EDA&IP销售总经理裘烨敏也指出， “RTL仿真确实很难，之前也仅有国外三大EDA厂能够提供相关产品。我们也是在去年才成功推出了自己逻辑仿真工具——MimicPro ，并且已经有提供给客户使用，客户产品今年也才刚刚流片。即便如此，我们的逻辑仿真工具也并没有做到百分之百的覆盖，但是已经可以解决很多企业的痛点了，或者说已经合格做备胎了。 ”

△芯启源EDA&IP销售总经理裘烨敏

△芯启源EDA仿真工具MimicPro
裘烨敏坦言：“RTL仿真这一块，普适性的feature相对不多，每一个企业对于feature的要求都有比较大的差异，哪怕是同一个行业都会有一些不一样，这就要求我们国内的企业投入更多的人力去适应客户的需求。我们也希望有更多的合作伙伴或者友商往RTL仿真去做，但确实很难，虽然国内有我们这样的一两家公司在做，但是做到落地到商用打磨完，可能还需要两三年。 ”
据芯智讯了解，对于芯片前端设计人员来说，主要工作内容就是进行RTL逻辑开发。当算法人员完成算法之后，芯片设计人员是用Verilog HDL完成算法的硬件建模，即所谓的RTL开发。 RTL开发完成之后，进入验证阶段。这市就需要用到EDA逻辑仿真验证，可以用来检查代码中的语法错误以及代码行为的正确性。而随着异构芯片、chiplet 的普及、算法、软件框架的复杂化，前端工程师范畴的验证工作，也从逻辑仿真，覆盖到算法及软硬件协同验证。
3、质量、工艺、数据迁移问题

国产EDA除了仍有很多空白环节之外，要想替代国外EDA ，还存在着质量、对先进工艺的支持、客户数据迁移等方面的问题。
行芯董事长兼总经理贺青就表示， “虽然国内在模拟电路设计上已经实现了全流程工具覆盖，但在数字芯片设计的EDA工具链与国际头部公司还存在空白。数字芯片从开发到流片投入动辄数亿元，试错成本高昂，所需EDA工具种类繁多，对精度、效率、容量都有极高要求。行芯从2018年成立，一直专注于芯片物理设计Signoff领域，与行业头部客户协同作战，用了四年时间才实现数字EDA工具的商业化。 ”

△行芯董事长兼总经理贺青
裘烨敏也坦言：“我们的RTL仿真工具实际上在性能上，牺牲了很多feature ，接下来我们会把性能赶上去，但是feature的能力还得慢慢往上走， debug的功能确实没有做到那么全，也还得一步一步，一点一点的做，而且越后面剩下的骨头就越难啃。 ”
另外，国产EDA在先进制程工艺的支撑上也存在着难题。比如目前国内很多芯片设计公司都能够设计7nm、5nm的芯片，但是国产EDA工具很多还做不到对先进工艺的支持。
业内普遍认为， EDA发展最大的问题，是我们拿不到先进工艺的参数（需要代工厂配合），没有参数，工具就没有办法适配、结合，这也意味着再往更先进的制程走就会非常困难，国产EDA工具被卡也还有这方面的原因。所以即便全流程工具有了，还要和先进制程结合。