英特尔透露3D芯片细节:能堆千亿晶体管,计划2023上市( 二 )


英特尔透露3D芯片细节:能堆千亿晶体管,计划2023上市
文章图片
英特尔透露3D芯片细节:能堆千亿晶体管,计划2023上市
文章图片
成本一直是3D封装芯片面临的重要的问题之一 , 而Foveros将是英特尔凭借其领先封装技术首次大批量生产 。 不过英特尔却表示 , 采用3DFoveros封装生产的芯片与标准芯片设计相比具有极强的价格竞争力——在某些情况下甚至可能更便宜 。
英特尔将Foveros芯片设计为尽可能低成本 , 并且仍能实现公司提出的性能目标——它是MeteorLake封装中最便宜的芯片 。 英特尔尚未共享Foveros互连/基础tile的速度 , 但表示这些组件可以在无源配置中在「几GHz」上运行(该声明暗示英特尔已在开发的中介层存在有源版本) 。 因此 , Foveros不需要设计者对带宽或延迟限制妥协 。
英特尔还希望该设计在性能和成本方面都能很好地扩展 , 这意味着它可以为其他细分市场提供特化设计 , 或高性能版变体 。
由于硅芯片工艺接近极限 , 每个晶体管的先进节点成本正呈指数级增长 。 而为较小的节点设计新的IP模块(如I/O接口)并不能为投资带来太多回报 。 因此 , 在「足够好」的现有节点上重新使用非关键tile/chiplet可以节省时间、成本和开发资源 , 更不用说简化测试过程了 。
对于单体芯片 , 英特尔必须连续测试不同的芯片元素 , 例如内存或PCIe接口 , 这可能是一个耗时的过程 。 相比之下 , 芯片制造商也可以同时测试小芯片以节省时间 。 Foveros在为特定TDP范围设计芯片方面也具有优势 , 因为设计者可以根据设计需要定制不同的小芯片 。
这些观点中的大多数听起来很熟悉 , 它们都是AMD在2017年走上chiplet之路的相同因素 。 AMD并不是第一个使用基于小芯片的设计的公司 , 但它是首先使用这种设计理念量产现代芯片的大厂 , 英特尔在这方面似乎来的有点晚 。 不过 , 英特尔提出的3D封装技术远比AMD基于有机中介层的设计复杂得多 , 后者既有优点也有缺点 。
英特尔透露3D芯片细节:能堆千亿晶体管,计划2023上市
文章图片
这种区别最终将会在芯片成品中体现 , 英特尔表示新款3D堆叠芯片MeteorLake有望在2023年推出 , ArrowLake和LunarLake将在2024年上市 。
英特尔还表示 , PonteVecchio超级计算机芯片将拥有超过1000亿个晶体管 , 这款芯片预计将成为世界最快超算Aurora的核心 。
参考内容:
https://www.tomshardware.com/news/intel-details-3d-chip-packaging-tech-for-meteor-lake-arrow-lake-and-lunar-lake
WAIC2022·AI开发者日重磅登场
2021图灵奖得主、中外院士领衔40+重磅嘉宾 , 开发者论坛、技术Workshop、云帆奖、黑客马拉松4大精彩版块……9月3日 , 「WAIC2022·AI开发者日」将重磅登场 , 以「AI开发者所真正关注的」为主题 , 集中展示本年度人工智能领域最前沿技术成果和最新实践应用进展 , 为开发者呈现一场集学习、实战、社交为一体的技术嘉年华 。
英特尔透露3D芯片细节:能堆千亿晶体管,计划2023上市】AI开发者论坛观众报名已经开启 , 扫描下图二维码即刻报名 。