2纳米芯片,巨头的金钱竞赛( 五 )


几年前 , 新思科技就在和研究院、代工厂一起研发2纳米工艺的EDA工具 , 在代工厂接下新客户之前 , 他们会拿着新思科技的EDA工具不断进行验证 , 直到最后通过 。 “很多研究都是并行的 , 不是说研发出了3纳米之后 , 才开始研发2纳米 。 ”朱勇说 。 摩尔定律就像一个车轮 , 推动半导体产业链上的企业不断向前 。
2纳米芯片,巨头的金钱竞赛
文章图片
谁能胜出?
今年6月30日 , 三星电子宣布 , 其旗下的华城工厂已经利用3纳米全环绕栅极(以下简称:GAA)制程工艺节点开始量产首批芯片 , 三星成为了全球首家量产3纳米芯片的半导体晶圆代工厂 。
且不论三星这次3纳米GAA芯片良率如何 , 全球3纳米进程往前推进了关键的一步 。
台积电则宣布将在2022年下半年量产3纳米芯片的计划 。 作为全球第一家宣布启动2纳米工艺研发的代工厂 , 台积电预计于2025年开始生产2纳米芯片 。
工艺制程指的是芯片上MOS晶体管的源极和漏极的距离 。 但需要指出的一点是 , 在进入22纳米制程之后 , 实际的节点就与栅极的长度不匹配了 。
因此 , 如今各大厂商所说的2纳米、3纳米的概念 , 其实是每个厂商根据自身的参数定义的制程概念 。 例如 , 各厂商的3纳米制程 , 是不一样的参数 。 同样是3纳米制程的芯片 , 其晶体管的密度比台积电低 , 晶体管密度低 , 在性能上就体现为功耗会更大 , 速度慢 。 很多时候 , 先进制程的节点更大意义上成为了代工厂宣传的手段 。
根据国际器件和系统路线图(IRDS)的规划 , 2021年-2022年以后 , 鳍式场效应晶体管(FinFET)结构将逐步被环绕式栅极(GAAFET)结构所取代 。
所谓GAAFET结构 , 是通过更大的闸极接触面积提升对电晶体导电通道的控制能力 , 从而降低操作电压、减少漏电流 , 有效降低芯片运算功耗与操作温度 。
目前看来 , GAAFET结构是大势所趋 。 此前 , 在全球半导体产业进入22纳米制程时 , 业界普遍采用了FinFET技术 , 在这条技术路径中 , 台积电一直处于领跑地位 。
而在GAAFET结构下 , 三星走得最早 , 如今还实现了量产 。 如果2纳米制程继续沿用GAA结构 , 三星就已经走过了GAA的学习曲线 , 这是一个很大的优势 。
但看好三星的并不多 , 走得早 , 不一定代表走得好 。 在半导体行业 , 这一点尤为明显 。
“良率是关键 。 ”多位业内人士告诉《财经十一人》 。 哪怕是同一制程 , 甚至同一种工艺架构 , 但每个代工厂的工艺不同 , 也都有自己的一套“秘方” 。 不同“秘方”的优劣 , 体现在最后芯片的良率上 。
在工艺的研发上 , 往往是设计企业与代工厂合作 , 可以理解为 , 他们一起来炒一盘红烧肉 。 设计企业主要负责肉如何选型、做法 。 代工厂负责决定做到几分熟 , 用什么温度炒 , 放多少盐、多少糖 。 所以 , 尽管切块、选型都差不多 , 但调料不一样 , 炒的温度不一样 , 做出来的肉也各式各样 , 这就是代工厂的工艺 。
先进制程越往下走 , 光罩张数及工艺复杂度都显著升高 , 良率的提升就越难 。 这不仅考验设计企业、考验代工厂 , 也考验设备厂商 。
基于良率 , IP及对应完备工艺设计生态的考虑 , 在选择工艺架构时 , 厂商都非常慎重 , 非必要不会更换 。 这也是台积电在3纳米制程上没有选择新的工艺架构GAA的原因 。
“全新的工艺架构 , 背后是庞杂工程 。 ”上述从事多年先进制程研发人员对《财经十一人》说 。 这涉及到机台的更换 , 机台的更换又涉及到成本、良率以及与新工艺架构生态的建立 。 台积电在进行新工艺架构的制程开发 , 机台的更换的比率尽可能不会超过10% , 这样能够保证生产的良率 。 另一个巨大的工程是 , IP需要重新搭建 , 重新验证 , 这对代工厂和设计公司而言重新搭建新的工艺生态无疑的存在诸多不确定性 。 “有没有客户愿意和你一起来赌新的工艺 , 这是个问号 。 ”他说 。