AMD|小芯片终于迎来统一标准：Intel、AMD、台积电等巨头坐镇 Intel|CPU处理器|台积电|小芯片终

【AMD|小芯片终于迎来统一标准：Intel、AMD、台积电等巨头坐镇】3月3日，全球知名芯片制造商Intel、台积电、三星联手芯片封测龙头日月光，携AMD、ARM、高通、谷歌、微软、Meta等科技行业巨头推出了一个全新的通用芯片互连标准：通用小芯片快连（UCle）。
该协议专为小芯片（chiplet）而设置，旨在为小芯片互连制定一个新的开放标准，简化相关流程，并且提高来自不同制造商的小芯片之间的互操作性。
该标准下，芯片制造商可以在合适的情况下混合构建芯片。

文章图片

什么是小芯片？SoC的掘墓人，摩尔定律的“续命丹”
近年来，随着探索先进制程工艺的成本不断提高，摩尔定律日渐走向失效。芯片制造行业的头部厂商一直都在延续摩尔定律的道路上艰难求索。而小芯片，就是这其中的一条道路。
摩尔定律逐渐失效的原因是光掩模限制了单个芯片的最大尺寸，芯片制造商和设计者不得不用多个芯片来实现功能。有些情况下，甚至是多个芯片提供相同的功能。这要求芯片必须完成小型化。
此前厂商一直使用SoC（片上系统）技术组合不同的模块。这种技术的优势在于提高模块之间通信速度的同时，还能够做到低功耗、低成本。但近年来突破先进制程工艺的难度和成本都在不断上升。
一方面，技术突破已经变得尤为艰难，在芯片制造领域深耕多年的Intel，也在7nm制程技术上遭遇瓶颈。而目前掌握5nm制造技术的三星日前也遭曝光产品良率造假。
同时，探索先进制程的成本也在不断上升。根据IBS首席执行官Handel Jones的说法，设计3nm的芯片成本以及达到了5.9亿美元，而此前，设计一个28nm的芯片平均成本仅为4000万美元。
小芯片，顾名思义，就是用多个小芯片封装在一起，用die-to-die（裸片对裸片）内部互连技术，组成异构芯片。
由于小芯片的单体更小，每片圆晶的利用率得以提高，从而降低成本。并且，由于封装了多个小芯片，可以根据需要进行灵活组装，从而降低功耗。
“大饼”逐渐落地，小芯片“野蛮生长”
如今，小芯片技术已经开始从理论走向实践，在一些头部厂商的带领下真正应用到芯片的设计和制造中。当初小芯片技术画下的名为“用搭积木的方式造芯片”的大饼，如今已经离实现越来越近。
AMD在2019年发布的Ryzen3000系列中部署了基于小芯片技术的Zen2内核；Intel则发布了集成了47个小芯片的Ponte Vecchio 。
我们可以看到，无论是将单片CPU拆分，还是将大量小芯片集成封装，小芯片技术都已经走出实验室，应用到了实际生产中。
但小芯片技术要走向成熟，还需要面对诸多挑战。
在小芯片技术中，各裸片互连必须考虑到互连接口和协议。在设计中必须要考虑到工艺制程、封装技术、系统集成、扩展等诸多复杂因素。
同时，还需要满足不同领域对信息传输速度、功耗等方面的要求。这使得小芯片的设计过程变得非常复杂，而其中横在小芯片面前的最大难关来自于没有统一的协议。
Marvell曾经在2015年推出了MoChi架构这一小芯片模型。此后Marvell就陷入了选择接口的困难中。
根据Marvell的网络CTO Yaniv Kopelman说，由于不想堆高封装成本或是被单个供应商绑定，他们不想使用内插器或者InFO类型的封装。
另外，使用小芯片的时候必须在中间划分IP，但在哪里划分以及如何开发架构也对最终产品的实现提出了挑战。