先进封装最强科普( 三 ) 半导体实验室赵工半导体工程

文章图片
因此，收缩已经放缓，芯片尺寸无法增长得更大，设计也受到pad的限制，这些是唯一的问题吗?
不幸的是，不是。硅单元经济学也遇到了障碍。半导体行业及其下游企业单枪匹马地推动了整个经济的通缩环境，抵消了其他地方的通胀行动。没有它， 80年代以来的美国和欧洲将经历无休止的滞胀。不过，这种变革性的通货紧缩力量正在遇到障碍。半导体单位经济没有改善。事实上，将晶体管缩小到更小，它们甚至变得更糟。制造大芯片不仅昂贵，而且比之前的一代更昂贵。

文章图片
这张来自AMD的图表描绘了一幅非常病态的画面。虽然每个节点的转变并不相同，但很明显，在7nm和5nm处，该行业已经达到了拐点。每产出平方毫米的成本增加幅度不是很小，而是很大。尽管节点转换带来了类似的密度增益，或者可能由于SRAM缩放速度放缓而更糟，但成本的增加并没有跟上。与每晶体管成本相关的趋势逆转令业界震惊。这种逆转具有巨大的影响，甚至导致无知的银行家以此为理由，下调台积电的评级，称其估值过高。

文章图片
摩根士丹利认为，由于摩尔定律正在放缓，晶体管成本缩放已经停止，台积电的定价压力将减弱。摩根士丹利通过一张可笑的图表来证明这一点，该图表显示5nm的晶体管成本低于7nm ，这与业内专家形成鲜明对比。随着FinFET节点的引入，每个晶体管的成本停滞不前， 7nm完全趋于稳定，而5nm则比以往任何时候都高。我们的读者可以算一算， N7晶圆约为9500美元， N5晶圆约为16000美元。苹果的芯片尺寸几乎没有下降，但他们付了钱。
因此，每个晶体管的成本仍在增加，但对计算的需求比以往任何时候都增加。我们转向异构架构进行反击，但现在芯片设计过程要困难得多。该行业必须依靠许多拥有不同IP的团队按时交付并将其整合在一起。 Synopsys和Cadence等EDA供应商在协助方面做得非常出色，但这还不够。对于没有超过1000万个单元用例的任何人来说，一个可以购买特定应用IP或芯片并将其集成到硬件设计中的开放生态系统是必要的。即使对于这些公司，小芯片风格的系统架构也是答案。
随着我们继续收缩，预期收益率会缓慢下降。这是一个合乎逻辑的结论，因为每个连续的节点都会增加约35%的流程步骤。当前沿流程在数千个流程步骤中进行衡量时，错误开始迅速堆积。工业公司喜欢谈论“SixSigma” ，但这对半导体制造来说还不够。让我们假设一个有2000个工艺步骤的过程，每个步骤的每cm2缺陷数为SixSigma 。那么D0（每cm2缺陷率的行业术语）最终将是0.678 。芯片越大，出现缺陷的可能性就越大。
如果这个假设的过程是构建英特尔的高端服务器CPU ， IceLake 。这将导致每个晶片有4个良好的裸片和76个有缺陷的裸片。现在考虑这个分析是在cm2水平上完成的，并且在前沿工艺节点上每cm2有数十亿个晶体管。半导体行业比SixSigma好得多。
除了尺寸的完美之外，还有什么解决方案？
Chiplets——小芯片！将大筹码分成许多小筹码。
AMD是这方面最受欢迎的例子，但这是整个行业的趋势。 AMD可以设计3个芯片，一个CPU核心小芯片和2个IO芯片。这3种设计覆盖了很大一部分市场。同时，英特尔设计了2个AlderLake台式机芯片和3个IceLake服务器芯片，以服务于相同的潜在市场。因此， AMD可以节省设计成本，制造比英特尔更多内核的CPU ，并节省收益成本。