基于静态随机存储器(SRAM)的存算电路设计 | 主讲回顾

基于静态随机存储器(SRAM)的存算电路设计 | 主讲回顾
文章图片
导读
7月6日 , 后摩智能联合智东西公开课策划推出的「存算一体大算力AI芯片在线研讨会」顺利完结 。 东南大学电子科学与工程学院副研究员司鑫、后摩智能联合创始人&芯片研发副总裁陈亮、后摩智能联合创始人&产品推出副总裁信晓旭三位主讲人参与了本次在线研讨会并进行了主题分享 。
司鑫博士以《基于静态随机存储器(SRAM)的存算电路设计》为主题进行了直播讲解 。 司鑫博士首先介绍了人工智能芯片的背景和挑战 , 之后重点讲解了存算一体和存内计算技术 , 以及基于存算一体的AI芯片发展和趋势 。 错过直播的朋友 , 可以点击“阅读原文”观看回放 。
本文是司鑫博士的主讲回顾:
大家晚上好 , 我是东南大学电子科学与工程学院副研究员司鑫 , 非常高兴能够借助智东西公开课平台跟大家做这次分享 , 也非常感谢后摩智能的邀请 。 我分享的主题是《基于静态随机存储器(SRAM)的存算电路设计》 , 主要分为以下4个部分:
1、人工智能芯片的背景和挑战
2、存算一体和存内计算
3、基于存算一体的AI芯片的发展和趋势
4、总结
一、人工智能芯片的背景和挑战
提到存算一体芯片的发展 , 不得不提背后强有力的驱动因素:AI应用场景 。 通常来说AI的应用场景可以分为云、边、端三类 。
对于云侧AI应用场景来说 , 需要在云端服务器端进行大规模的数据分析 , 或者是网络模型的调度与迭代;云侧AI应用对芯片的要求着重体现在低功耗、高性能两个方面 。 与之相对应的是在一些端侧或边缘侧的场景 , 它们对于算力的要求不会呈现数量齐备的爆炸性增长 , 但从近几年的发展趋势来看 , 整体也呈现出非常强有力的大算力需求 。 但相对来看 , 端侧和边缘侧更多的关注AI芯片在能效方面的提升 , 尤其是在无人机或一些智能终端、机器人等相关场景中 。
基于静态随机存储器(SRAM)的存算电路设计 | 主讲回顾
文章图片
这张图展示了硬件上的存储架构设计 , 上图左下角是非常经典的金字塔架构图 , 根据性能、易失性和非易失性可以将存储器分为两个主要类别 , 一类是易失性存储器 , 以SRAM和DRAM为代表 , 它的操作速度快 , 相对的工作电压可以做到比较低的水平 。 好处是endurance比较高 , 但它具有易失性 , 即当电源供电断开之后 , 数据就会消失 。
与之相对应的是非易失性存储器(Non-Volatilememory) , 像NAND、Flash , 或者一些新型的非易失性存储器 , 比如RRAM、MRAM、PCM(PhaseChangeMemory) , 这部分目前也是学术界研究的热点方向 。 它的最大优势体现在存储密度上 , 相比SRAM可以实现数量级别的存储密度提升 。 但它存在的问题是存在有限的endurance , 同时需要额外一些高压的program电路的支持 。
目前很多的消费类相关的SOC芯片中 , 大家会发现不同类别的memory , 都会在整个系统当中应用到 。
那么AI芯片在设计过程中可能遇到的挑战有哪些呢?
第一个挑战是功耗墙问题 。 比如在云端做大规模的数据读取和调度 , 针对这部分的功耗开销 , 我们做了Power分析 , 发现接近50%的功耗是消耗在散热的过程中 , 这是因为芯片要维持足够的性能 , 是不能够让它的热量无限增长的 , 需要控制芯片工作在一定的温度范围内 , 这部分对散热的要求相对来说更加明显 。
而对于边缘侧的场景 , 我们比较关注两个趋势:一是电池容量的发展比例 , 基本上每年以7%的发展速度进行稳步的提升 , 但是对于AI所驱动的这部分AI任务的能量消耗来看 , 可以发现整个需求的增长量是巨大的 , 接近于60%的比例;另一个趋势从上图右边可以看出 , 随着年限的推进 , 中间的Gap也越来越大 , 这也意味着需要对硬件做更多能效级别的优化措施 。