AMD|别笑“胶水多核”：单芯处理器快走到尽头了 Intel|CPU处理器|别笑“胶水多核

苹果公司发布的 M1 Ultra再次让爱好者和分析师感到惊讶。因为这个芯片是 M1 Max 的一种变体，可以有效地将两个芯片融合为一个，让双芯片设计被软件视为单个硅片。
Nvidia在2022 年 GPU 技术大会上发布了类似的消息，该公司首席执行官Jensen Huang宣布公司将把公司的两个新 Grace CPU 处理器融合到一个“超级芯片”中。
这些公告针对不同的市场。
苹果将目光投向了消费者和专业工作站领域，而英伟达则打算在高性能计算领域展开竞争。然而，目的上的分歧只是突显了迅速终结单片芯片设计时代的广泛挑战。
多芯片设计并不是什么新鲜事，但这个想法在过去五年中迅速流行起来。AMD、苹果、英特尔和英伟达都不同程度地涉足。
AMD通过其 EPYC 和 RYZEN 处理器追求小芯片设计。英特尔计划效仿 Sapphire Rapids，这是一种即将推出的服务器市场架构，基于使用它称为“tile”的小芯片而构建。现在，Apple 和 Nvidia 也加入了这一行列——尽管它们的设计针对的是截然不同的市场。
现代芯片制造的挑战推动了向多芯片设计的转变。晶体管的小型化已经放缓，但前沿设计中晶体管数量的增长并没有放缓的迹象。
Apple 的 M1 Ultra 拥有 1140 亿个晶体管，芯片面积（或制造面积）约为 860 平方毫米（M1 Ultra 的官方数据无法获得，但单个 M1 Max 芯片的芯片面积为 432 mm²）。
Nvidia 的 Grace CPU 的晶体管数量仍处于保密状态，但与 Grace CPU 一起宣布的 Hopper H100 GPU 包括 800 亿个晶体管。从角度来看，AMD 2019 年发布的 64 核 EYPC Rome 处理器拥有 395 亿个晶体管。
晶体管将这种高度推动现代芯片生产推向了极致，使多芯片设计更具吸引力。Counterpoint 研究分析师Akshara Bassi表示：“多芯片模块封装使芯片厂商能够在单片设计方面提供更好的功率效率和性能，因为芯片的裸片尺寸变得更大并且晶圆良率问题变得更加突出。”
从市场现状看来，除了 Cerebras（一家试图构建跨越整个硅晶圆的芯片的初创公司）之外，芯片行业似乎一致认为，单片设计正变得比它的价值更麻烦。
这种向小芯片的转变是在制造商的支持下同步进行的。台积电是领先者，提供一套名为 3DFabric 的先进封装。AMD 在一些 EPYC 和 RYZEN 处理器设计中使用了属于 3DFabric 的技术，几乎可以肯定，Apple 将其用于 M1 Ultra（Apple 尚未证实这一点，但 M1 Ultra 由 TSMC 生产）。
英特尔有自己的封装技术，例如EMIB和Foveros 。虽然最初是供英特尔自己使用的，但随着英特尔代工服务公司的开放，该公司的芯片制造技术正与更广泛的行业相关联。
“围绕基础半导体设计、制造和封装的生态系统已经发展到支持设计节点经济可靠地生产基于小芯片的解决方案的程度，” Hyperion Research 的高级分析师Mark Nossokoff在一封电子邮件中说。
“无缝集成各种小芯片功能的软件设计工具也已经成熟，可以优化目标解决方案的性能。”
Chiplets 将继续存在，但就目前而言，这是一个孤岛世界。AMD、Apple、Intel 和 Nvidia 正在使用他们自己的互连设计，用于特定的封装技术。
Universal Chiplet Interconnection Express希望将行业聚集在一起。该开放标准于 2022 年 3 月 2 日宣布，提供了一个针对“成本效益性能”的“标准”2D 包和一个针对前沿设计的“高级”封装。UCIe 还支持通过 PCIe 和 CXL 进行封装外连接，从而为在高性能计算环境中跨多台机器连接多个芯片开辟了潜力。
UCIe 是一个开始，但标准的未来还有待观察。“最初的 UCIe 发起人的创始成员代表了众多技术设计和制造领域的杰出贡献者，包括 HPC 生态系统，”Nossokoff 说，“但很有很多行业主要组织尚未加入，包括 Apple、 AWS、Broadcom、IBM、NVIDIA以及其他硅代工厂和内存供应商。”