英特尔|英特尔通过更多内核、更密集的晶体管展开至强路线图 CPU|芯片|xeon|it芯片

文章图片

上周五，在英特尔主要在线举行的投资者日活动中——有一些为真正的华尔街人士举办的现场活动——该公司确实发布了一份官方的、更新的、完全真实的 Xeon SP 服务器 CPU 阵容路线图。虽然真正的英特尔至强 SP 路线图没有太多细节，但它确实有两件有趣的事情发生，您需要注意。我们与至强路线图和技术的高级研究员兼首席架构师 Ronak Singhal 取得了联系——这是一种有趣的说法，即 Singhal 在客户、英特尔营销和英特尔芯片设计师之间架起一座桥梁，以将正确的服务器 CPU 投入该领域——以获得对所显示的路线图有更多的了解。
第一个新项目是英特尔 3 工艺（过去可能称为 5 纳米工艺）在实验室中进展顺利，以至于它从 2025 年开始向前推进一年，推测为“钻石激流” Xeon SP v7 处理器，现在官方承认的“Granite Rapids”Xeon SP v6 CPU 将于 2024 年推出。

官方至强服务器芯片路线图
目前尚不清楚英特尔 4 工艺（姑且称之为 7 纳米工艺的升级版）发生了什么，但很明显，英特尔是否会在 2025 年之前宣称“晶体管每瓦性能处于领先地位” ，因为它已经承诺，它需要超越自己在英特尔代工服务的工艺路线图，以赶上 AMD 和 Arm 集体将使用台积电的晶体管蚀刻技术所做的事情。可以说，英特尔 3 将无法跟上步伐，但是提前一年跳过一次流程是朝着正确方向迈出的一步。
上面的路线图也是英特尔第一次承认存在用于服务器的“Emerald Rapids”CPU 综合体，这只是 Sapphire Rapids 的一次改进，因为每个核心小芯片上的更多核心被激活并在核心以及围绕它们的其他功能。
借助之前的 Xeon E5 和 Xeon SP 芯片，英特尔提供了三种独特的芯片——一个网格上具有 10 个内核的低核数 (LCC) 变体、网格上具有 18 个内核的高核数 (HCC) 变体和 Extreme Core Count (XCC) 变体，一个网格上有 28 个内核。去年宣布的“Ice Lake”至强 SP v2 有一个 40 核超核数变体，看起来像蓝宝石急流布局和一个 10 核计算块，但都布置在一个单片芯片上。

如果你稍微调整一下 UltraPath 互连 (UPI) 和 PCI-Express 控制器的位置，将这个 Ice Lake 芯片垂直对折，然后将这两个芯片水平对折，会得到非常像 Sapphire Rapids 的东西。
Sapphire Rapids 和 Emerald Rapids Xeon SP v4 和 v5 处理器的小芯片有 18 个内核，但对于 Sapphire Rapids ，由于 SuperFIN 10 纳米 Intel 7 工艺的良率问题，这些内核中最多只能有 14 个内核。打开。（可以这么说，至少有四个内核上有鼻屎。）对于 Emerald Rapids ，英特尔将使用更精细的 SuperFIN 10 纳米工艺加上一个新的“Raptor Cove”内核，产量会上升，我们认为 16将提供 18 个内核，每个插槽最多 64 个内核。（如果产量真的提高了， Emerald Rapids Xeons 理论上可以提供 72 个核心。）
Granite Rapids 迁移到 Intel 3 可能不会太大改变芯片的形状，但它肯定会改变每个晶体管的散热和成本。 2025 年的 Diamond Rapids 可能继续采用改进的Intel 3工艺，但它可能会再次尝试跳过工艺枪。随着 AMD 推出出色的处理器， Nvidia 和 Ampere Computing 凭借 Arm 服务器芯片进入该领域，以及 Amazon Web Services 推出自己的 Graviton 系列 Arm 芯片，热度明显上升。
另一件事：Singhal 确认不会有 Sapphire Rapids 芯片的高级平台版本，因为“Cascade Lake”AP-9200 平台，其中两个完整的 Cascade Lake Xeon 被放入一个插槽中，是为了获得高内存特定计算密度的带宽。借助 Sapphire Rapids 的 HBM 变体，英特尔可以提升带宽，而无需将两个处理器塞入一个插槽。