it芯片|【FPGA学习】如何创建使用IP核-PPL?( 二 )


  1. 输入输出信号配置输入信号:默认给锁相环添加异步复位输出信号:默认输出添加锁信号“lock”

  2. 频谱与带宽配置默认即可

  3. 时钟转换配置一般只有一个外部晶振 , 默认即可

  4. 动态配置PLL一般PLL配置后不会修改 , 暂时默认 。

  5. 输出时钟配置启用时钟 , 勾选“Use this clock” , 否则不勾选 。 设置C0为100MHz设置C1为10MHz

  6. 添加仿真库

  7. IP核总结页面9.将配置的IP核添加到工程中 , 选择“YES” 。 添加到工程 。
工程例化PPL的IP核1、复制模块接口
2、添加编写顶层文件 , 然后分析综合
3、分配引脚
名称功能管脚
sys_clk输入时钟E1
sys_rst_n系统复位M1
clk_100m输出100MHz时钟D1
clk_10m输出10MHz时钟F3
4、编译结果
编译后 , 占用了一个PLL的ip核 。

可以使用示波器 , 测量D1、F3引脚时钟周期 。