PLL时钟是什么,在嵌入式系统中为什么要用PLL技术?

STM32的PLL是“锁相环倍频输出” 。
在STM32中,有五个时钟源,为HSI、HSE、LSI、LSE、PLL 。其中的PLL为锁相环倍频输出,其时钟输入源可选择为HSI/2、HSE或者HSE/2 。倍频可选择为2~16倍,但是其输出频率最大不得超过72MHz 。
【PLL时钟是什么,在嵌入式系统中为什么要用PLL技术?】相关操作有:
1、设置PLL
RCC_PLLConfig;
2、打开PLL
RCC_PLLCmd(ENABLE);
3、等待PLL工作
while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) ==RESET)
4、判断是否PLL是系统时钟
while(RCC_GetSYSCLKSource() != 0x08)

PLL时钟是什么,在嵌入式系统中为什么要用PLL技术?

文章插图
在嵌入式系统中为什么要用PLL技术?
PLL技术是时钟领域普遍应用的技术,不仅仅是在嵌入式系统中用而已 。PLL有很多用途,简单的是倍频、分频、复杂一点的是频率跟踪、抖动滤除 。
还有比较麻烦的相位控制(就是利用锁相的基本原理,保证本地时钟相位/也可以说是时间点,与参考完全一致) 。