|高压MOSFET的原理与性能分析

在功率半导体器件中， MOSFET以高速、低开关损耗、低驱动损耗在各种功率变换，特别是高频功率变换中起着重要作用。在低压领域， MOSFET没有竞争对手，但随着MOS的耐压提高，导通电阻随之以2.4-2.6次方增长，其增长速度使MOSFET制造者和应用者不得不以数十倍的幅度降低额定电流，以折中额定电流、导通电阻和成本之间的矛盾。即便如此，高压MOSFET在额定结温下的导通电阻产生的导通压降仍居高不下，耐压500V以上的MOSFET的额定结温、额定电流条件下的导通电压很高，耐压800V以上的导通电压高得惊人，导通损耗占MOSFET总损耗的2/3-4/5 ，使应用受到极大限制。
1、降低高压MOSFET导通电阻的原理与方法
（1）不同耐压的MOSFET的导通电阻分布
不同耐压的MOSFET ，其导通电阻中各部分电阻比例分布也不同。如耐压30V的MOSFET ，其外延层电阻仅为总导通电阻的29% ，耐压600V的MOSFET的外延层电阻则是总导通电阻的96.5% 。由此可以推断耐压800V的MOSFET的导通电阻将几乎被外延层电阻占据。欲获得高阻断电压，就必须采用高电阻率的外延层，并增厚。这就是常规高压MOSFET结构所导致的高导通电阻的根本原因。
（2）降低高压MOSFET导通电阻的思路
增加管芯面积虽能降低导通电阻，但成本的提高所付出的代价是商业品所不允许的。引入少数载流子导电虽能降低导通压降，但付出的代价是开关速度的降低并出现拖尾电流，开关损耗增加，失去了MOSFET的高速的优点。
以上两种办法不能降低高压MOSFET的导通电阻，所剩的思路就是如何将阻断高电压的低掺杂、高电阻率区域和导电通道的高掺杂、低电阻率分开解决。如除导通时低掺杂的高耐压外延层对导通电阻只能起增大作用外并无其他用途。这样，是否可以将导电通道以高掺杂较低电阻率实现，而在MOSFET关断时，设法使这个通道以某种方式夹断，使整个器件耐压仅取决于低掺杂的N-外延层。基于这种思想， 1988年INFINEON推出内建横向电场耐压为600V的COOLMOS ，使这一想法得以实现。

2、内建横向电场MOSFET的主要特性
（1）导通电阻的降低
INFINEON的内建横向电场的MOSFET ，耐压600V和800V ，与常规MOSFET器件相比，相同的管芯面积，导通电阻分别下降到常规MOSFET的1/5 ， 1/10；相同的额定电流，导通电阻分别下降到1/2和约1/3 。在额定结温、额定电流条件下，导通电压分别从12.6V ， 19.1V下降到6.07V ， 7.5V；导通损耗下降到常规MOSFET的1/2和1/3 。由于导通损耗的降低，发热减少，器件相对较凉，故称COOLMOS 。
（2）的减小和热阻的降低
相同额定电流的COOLMOS的管芯较常规MOSFET减小到1/3和1/4 ，使封装减小两个管壳规格。
由于COOLMOS管芯厚度仅为常规MOSFET的1/3 ，使TO-220封装RTHJC从常规1℃/W降到0.6℃/W；额定功率从125W上升到208W ，使管芯散热能力提高。
（3）开关特性的改善
COOLMOS的栅极电荷与开关参数均优于常规MOSFET ，很明显，由于QG ，特别是QGD的减少，使COOLMOS的开关时间约为常规MOSFET的1/2；开关损耗降低约50% 。关断时间的下降也与COOLMOS内部低栅极电阻(＜1Ω＝有关。
（4）抗雪崩击穿能力与SCSOA
目前，新型的MOSFET无一例外地具有抗雪崩击穿能力。 COOLMOS同样具有抗雪崩能力。在相同额定电流下， COOLMOS的IAS与ID25℃相同。但由于管芯面积的减小， IAS小于常规MOSFET ，而具有相同管芯面积时， IAS和EAS则均大于常规MOSFET 。