芯片|士兰微发布多口PD快充协议芯片，支持降压或升降压( 二 ) 充电器|it芯片|重器|数码

充电器输入端有保险丝， NTC浪涌抑制电阻，两级共模电感，高压滤波电解电容等。

平面变压器磁芯采用两块磁芯粘合而成，内部是平面变压器的电路板。

输出侧有两颗磁环降压电感和对应的固态电容，一颗用于AC-DC输出滤波，另外两颗对应独立的输出接口滤波。

充电器背面为常见的反激方案，通过431稳压反馈输出固定电压为两路独立的降压供电。

测得士兰微65W三口参考设计长度为61.42mm 。

宽度为33.35mm 。

厚度为21mm 。

充电器尺寸整体与65W氮化镓快充体积相仿。

初级PWM控制器采用茂睿芯 MK2697 ，这是一颗专为PD/快充应用优化的QR PWM控制器。该控制器宽VCC工作电压范围(9V-90V) 可以使其覆盖PD/PPS从3.3V-23V的输出范围而不需要使用额外的辅助绕组或者线性降压电路。

初级开关管采用安海 ASM60R330E ，是一颗超结MOS ， NMOS ，耐压650V ，导阻330mΩ ，采用DFN8X8封装。

【芯片|士兰微发布多口PD快充协议芯片，支持降压或升降压】充电器次级同步整流管丝印S1008 。

输出采用丝印7446的NMOS管进行同步整流降压，共四颗对应两路独立同步降压。
充电头网总结
士兰微三口SoC芯片SD59D15是一颗高集成度的充电器次级协议方案，其支持双路独立降压输出或者单路升降压输出，相比常规降压协议方案，可以大大简化充电器次级设计，具有更高的集成度和灵活性。
通过对士兰微65W三口快充方案的观察发现，这款快充方案在次级没有使用传统协议降压小板的方式，而是通过高集成度的芯片，来减小充电器中降压电路对于空间和面积的占用。从而降低了充电器的装配难度，并降低了整体成本。士兰微SD59D15高集成度的优势得以充分体现。