CPU|intel处理器为什么可以屏蔽核心降级?这样子在成本上不是亏了吗?

CPU|intel处理器为什么可以屏蔽核心降级?这样子在成本上不是亏了吗?

文章图片


【CPU|intel处理器为什么可以屏蔽核心降级?这样子在成本上不是亏了吗?】那要看是哪种屏蔽方式 , 如果是将那种好的核心进行屏蔽 , 那往往在成本上不划算 , 譬如把8核心的i7 , 屏蔽2个核心变成i5 , 那肯定有点亏 , 所以一般都不会这么做 , 实际上所谓的屏蔽核心是屏蔽那些有瑕疵的核心 , 譬如本来8个核心 , 但是有2个核心有点问题 , 那么就直接将这2个瑕疵核心屏蔽 , 做成6个核心的产品去卖 , 实际上Intel的这种操作在业界属于常规操作 , 算不上什么稀奇的事情 。

AMD那边其实也一样这么操作 , 我们都知道目前AMD的CPU是采用CCD+ioD组成 , 其中CCD就是计算核心 , 里面一般都是8个核心 , 而ioD主要就是通信核心 , 负责内存控制等方面的工作 , 一颗CPU是1个ioD和1个或者多个CCD组成 。
在桌面平台上面 , R9处理器的核心数量是超过8个的 , 所以就是2个CCD , 而8核心的R7处理器刚好就是1个完整的CCD , 至于6核心的R5处理器 , 也是1个CCD , 它可以是良好的CCD屏蔽核心而来 , 也可以是屏蔽有瑕疵核心而来 。
而目前AMD还没有推出Ryzen 5000系列的R3系列产品 , 至于原因有可能与7nm工艺良率较高有关系 , 因为在这种情况下 , 那种瑕疵比较多的核心比较少 , 用那种完整的核心去屏蔽肯定划不来 , 而且Intel那边的i3也没有升级新架构 , 所以Zen3架构的R3产品估计是没有希望了 。

除了CPU厂家这么做 , GPU厂家也是如此 , 所以对于这种屏蔽核心的操作没有必要关注太多 , 不过有一种情况还是要注意一下 , 特别是类似AMD的那种多CCD模式 , 因为跨CCD之间的通信时延高 , 这会带来性能的下降 。
之前在Zen2架构的R3系列上面就出现过类似的情况 , R3 3300X是屏蔽一个CCX , 剩余一个完整的CCX , 里面有4个核心 , R3 3100X是2个CCX都屏蔽一半核心 , 也是4个核心 , 二者时延表现差异明显 , 当然最新的Zen3架构的一个CCD里面已经不分CCX了 。