软件|PCB走线角度选择不该90°？ — PCB Layout 跳坑指南( 二 ) 软件

怎样避免拉线时出现锐角，造成acid trap DFM 问题？现代的EDA设计软件(如Cadence Allegro、Altium Designer等)都带有了完善的Layout走线选项，我们在layout走线是，灵活运用这些辅助选项，可以极大的避免我们在layout时产生产生“acid trap”现象。
焊盘的出线角度设置避免导线与焊盘形成锐角角度的夹角。

利用 Cadence Allegro 的 Enhanced Pad Entry 功能能够让我们在layout时尽可能的避免导线与焊盘在出线时形成夹角，避免造成“acid traps”DFM问题。

避免两条导线交叉形成锐角夹角。

灵活应用 Cadence Allegro 布线时切换 ” toggle “ 选项，可以避免导线拉出T型分支时形成锐角夹角，避免造成“acid traps”DFM问题。

pcb layout能不能以90°走线
高频高速信号传输线应避免以90°的拐角走线，是各种PCB Design Guide中极力要求的，因为高频高速信号传输线需要保持特性阻抗一致，而采用90°拐角走线，在传输线拐角处，会改变线宽， 90°拐角处线宽约为正常线宽的 1.414倍，由于线宽改变了，就会造成信号的反射，同时，拐角处的额外寄生电容也会对信号的传输造成时延影响。
当然，当信号沿着均匀互连线传播时，不会产生反射和传输信号的失真，如果均匀互连线上有一个90°拐角会，则会在拐角处造成pcb传输线宽的变化，根据相关电磁理论计算得出，这肯定会带来信号的反射影响。
理论上是这样，但理论终究是理论，实际情况90°拐角对高速信号传输线造成的影响是否是举足轻重的呢？
所以， 90°拐角对高速信号传输线会有负面影响，理论上是一定的，但是这种影响是不是致命的？90°拐角对于高速数字信号和高频微波信号传输线的影响是不是一样的？
根据这篇论文《right angle corners on printed circuit board tracestime and frequency domain analysis》和 Howard Johnson 的这篇文章《Who’s Afraid of the Big Bad Bend?》及 Eric Bogatin 的著作《信号完整性与电源完整性分析(第二版) 》第八章的内容，我们可以得出以下结论：
对于高速数字信号来说， 90°拐角对高速信号传输线会造成一定的影响，对于我们现在高密高速pcb来说，一般走线宽度为4-5mil ，一个90°拐角的电容量大约为10fF ，经测算，此电容引起的时延累加大约为0.25ps ，所以， 5mil线宽的导线上的90°拐角并不会对现在的高速数字信号（100-psec上升沿时间）造成很大影响。
而对于高频信号传输线来说，为了避免集肤效应（Skin effect）造成的信号损坏，通常会采用宽一点的信号传输线，例如50Ω阻抗， 100mil线宽，这90°拐角处的线宽约为141mil ，寄生电容造成的信号延时大约为25ps ，此时， 90°拐角将会造成非常严重的影响。同时，微波传输线总是希望能尽量降低信号的损耗， 90°拐角处的阻抗不连续和而外的寄生电容会引起高频信号的相位和振幅误差、输入与输出的失配以及可能存在的寄生耦合进而导致电路性能的恶化影响 PCB 电路信号的传输特性。
关于90°信号走线，尽量避免以90°走线，单个90°拐角对高速数字传输线所带来的信号质量影响，相对于导线与参考平面高度的偏差，导线自身蚀刻过程中线宽线距均匀性的变化偏差，板材介电常数对频率信号的变化，甚至过孔寄生参数所带来的影响都要比90°拐角所带来的问题大得多。但是如今的高速数字电路传输线总避免不了要绕等长的，十几二十个拐角叠加起来，这90°拐角所累计叠加起来的影响造成的信号上升延时将变得不可忽略。高速信号总是沿着阻抗最小的路径传输，以90°拐角绕等长，最终的实际信号传输路径会比原来的要略短一些。